NVMe AXI Stream/Master FULL FPGA IP Core SSD M.2 PCIe1.4 AXI4 存儲(chǔ)加速

產(chǎn)品型號(hào)
NVMe AXI Stream/FULL

產(chǎn)品推薦

產(chǎn)品詳情
資料下載
售后服務(wù)

NVMe AXI Stream/Master FULL FPGA IP Core

NVMe AXI FPGA IP Core 通過 AXI4 總線協(xié)議標(biāo)準(zhǔn)接口進(jìn)行交互并且內(nèi)部實(shí)現(xiàn) PCIe Bridge，支持 AXI Master FULL 和 AXI Stream 兩個(gè)版本；通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD Devices PCI Express IP 集成內(nèi)核進(jìn)行交互，實(shí)現(xiàn)不依靠 CPU 對(duì)外部存儲(chǔ)器 NVMe M.2 SSD 進(jìn)行讀寫，兼容 NVM Express 1.4 協(xié)議，支持 PCIe Gen 1.0，2.0，3.0，4.0。

NVMe AXI FPGA IP Core 支持 AMD/Xilinx Zynq UltraScale+ RFSoC, Zynq UltraScale+ MPSoC, Virtex UltraScale+, Kintex UltraScale+, Artix UltraScale+, Virtex UltraScale, Kintex UltraScale, Virtex 7 系列 FPGA 器件，為您提供低 FPGA 資源占用、快速可靠、更低成本、高讀/寫帶寬和性能可擴(kuò)展的解決方案，顯著縮短上市時(shí)間，滿足嵌入式系統(tǒng)對(duì)使用 SSD 的需求。適用于高帶寬讀寫、高速數(shù)據(jù)存儲(chǔ)、高擴(kuò)展的場(chǎng)景，如數(shù)據(jù)中心及云計(jì)算存儲(chǔ)、邊緣計(jì)算、AI智能、企業(yè)存儲(chǔ)、高速模擬數(shù)字信號(hào)數(shù)據(jù)采集存儲(chǔ) 、航空航天數(shù)據(jù)采集存儲(chǔ)、自動(dòng)駕駛車輛采集數(shù)據(jù)記錄和回放、汽車/醫(yī)療/工業(yè)測(cè)試設(shè)備、高速雷達(dá)/攝像頭數(shù)據(jù)采集存儲(chǔ)、以太網(wǎng) TCP/UDP 網(wǎng)絡(luò)數(shù)據(jù)包捕獲等領(lǐng)域。

· 不依靠 CPU 讀寫 NVMe SSD
通過 AMD Devices PCI Express IP 內(nèi)核讀寫 NVMe M.2 SSD
· PCI Express IP 集成內(nèi)核
高帶寬，擴(kuò)展性強(qiáng)，滿足嵌入式系統(tǒng)對(duì) SSD 使用需求

· AXI4 總線協(xié)議
支持 AXI FULL 和 AXI Master Stream 兩個(gè)版本，適合多種應(yīng)用場(chǎng)景
· 兼容 NVM Express 1.4
使用 AMD PCIe IP 硬核模塊，支持 PCIe Gen 1.0，2.0，3.0，4.0

· 高讀/寫帶寬
基于 PCIe Gen3 X4 讀寫速率均可達(dá)到 3000MB/s
· 65535 I/O 命令
支持最大每個(gè)隊(duì)列 65535 I/O 命令

· Verilog
Verilog 代碼解決方案
· Vivado 2020.1
開發(fā)工具

功能特點(diǎn)

? 實(shí)現(xiàn)不依靠 CPU 通過 AMD Devices PCIExpress IP 內(nèi)核訪問外部?jī)?nèi)存 NVMe M.2 SSD
? 支持命令： Identify, Write, Read, Flush
? 兼容 NVM Express 1.4 協(xié)議
? 支持 PCIe Gen 1.0，2.0，3.0，4.0
? 自動(dòng)初始化 NVMe 和 PCIe 鏈路硬件模塊
? 自動(dòng)的提交和完成命令
? 支持最大每個(gè)隊(duì)列 65535 個(gè) I/O 命令
? 基于 PCIe Gen3 X4 讀寫速率均可達(dá)到 3000MB/s
? MPSMIN (最小內(nèi)存頁傳輸大小)：4Kbyte
? MDTS（最大數(shù)據(jù)傳輸大小）：至少 128Kbyte 或者沒有限制
? LBA 單元：512 字節(jié)或者 4096 字節(jié)
? NVMe AXI IP Core 支持兩個(gè)版本，包括 AXI FULL 版本和 AXI Stream 版本
? 可實(shí)現(xiàn)參考設(shè)計(jì)：XCZU19EG + FMC 卡 (FH1402) + SAMSUNG 980 M.2 SSD
? 提供完備的技術(shù)支持與定制化設(shè)計(jì)服務(wù)

NVMe-AXI-Stream_FULL-FPGA-IP-Core-SSD-M.2-PCIe存儲(chǔ)加速.jpg

NVMe AXI IP Core 應(yīng)用交互

NVMe AXI IP Core 通過 AXI4 總線協(xié)議標(biāo)準(zhǔn)接口進(jìn)行交互并且內(nèi)部實(shí)現(xiàn)了 PCIe Bridge，通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 進(jìn)行交互，實(shí)現(xiàn)不依靠 CPU 對(duì)外部存儲(chǔ)器 NVMe M.2 SSD 進(jìn)行讀寫。

NVME AXI IP Core 核庫 AXI.png

有關(guān) AMD UltraScale+ Devices Integrated Block for PCIExpress IP 的詳細(xì)信息參照 PG213 文檔

NVMe AXI Master FULL IP 版本

AXI 讀寫：時(shí)鐘信號(hào)有效并且復(fù)位信號(hào)拉低，NVMe AXI IP Core 開始進(jìn)行自動(dòng)初始化，初始化完成鏈路打通后，用戶的數(shù)據(jù)流通過 AXI Interconnect IP 寫入到 NVMe AXI IP Core 的 AXI Master FULL 接口中進(jìn)行 NVMe 協(xié)議的隊(duì)列管理門鈴邏輯交互，并組成 TLP 層 PCIe 包通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 進(jìn)行連接并輸出數(shù)據(jù)到 NVMe SSD 進(jìn)行存儲(chǔ)。NVMe AXI IP Core 通過 RC/RQ/CC/CQ AXI Stream 接口從 NVMe SSD 中讀出數(shù)據(jù)并通過 AXI Master FULL 接口連接 AXI Interconnect IP 輸出給任意 AXI4 標(biāo)準(zhǔn)總線的 IP 進(jìn)行用戶邏輯實(shí)現(xiàn)。

NVMe AXI FULL FPGA IP 核 AXI.png

NVMe AXI FULL IP 版本框圖

NVMe AXI Stream IP 版本

AXI Stream 讀寫：時(shí)鐘信號(hào)有效并且復(fù)位信號(hào)拉低，NVMe AXI IP Core 開始進(jìn)行自動(dòng)初始化，初始化完成鏈路打通后，用戶的數(shù)據(jù)流通過 AXI Stream 接口寫入到 NVMe AXI IP Core 中進(jìn)行 NVMe 協(xié)議的隊(duì)列管理門鈴邏輯交互，并組成 TLP 層 PCIe 包通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ Devices Integrated Block for PCIExpress IP 進(jìn)行連接并輸出數(shù)據(jù)到 NVMe SSD 進(jìn)行存儲(chǔ)。NVMe AXI IP Core 通過 RC/RQ/CC/CQ AXI Stream 接口從 NVMe SSD 中讀出數(shù)據(jù)，通過 AXI Stream 接口輸出給 video out IP 連接視頻接口進(jìn)行輸出顯示。

NVMe AXI Stream IP 核庫 AXI.png

NVMe AXI Stream IP 版本框圖

開發(fā)環(huán)境

設(shè)計(jì)語言

Verilog

開發(fā)工具

Vivado 2020.1

支持器件

AMD Virtex 7系列
AMD Virtex Ultrascale/Kintex UltraScale 系列
AMD Virtex Ultrascale+/Kintex UltraScale+/Artix UltraScale+ 系列
AMD Zynq UltraScale+ MPSoC/Zynq UltraScale+ RFSoC 系列

IP 資源消耗表

IP 資源消耗評(píng)估采用 AMD Zynq UltraScale+ MPSoC 系列 FPGA 開發(fā)板，提供了一個(gè)功能齊全的設(shè)計(jì)平臺(tái)，用于構(gòu)建數(shù)據(jù)存儲(chǔ)加速應(yīng)用。Zynq UltraScale+ MPSoC XCZU19EG 開發(fā)板提供了一個(gè)帶有參考設(shè)計(jì)的開箱即用型硬件平臺(tái)，可縮短開發(fā)時(shí)間，讓您專注于目標(biāo)應(yīng)用。

器件系列

Zynq UltraScale+ MPSoC

芯片型號(hào)

XCZU19EG-FFVC1760-2-I

頻率 (MHz)

250

CLB Regs

8286

CLB LUTs

8459

CLB

1741

BRAM Tile

Design Tools

Vivado 2020.1

注：IP 實(shí)際邏輯資源消耗受實(shí)例化中其他邏輯資源消耗影響

應(yīng)用領(lǐng)域

NVMe AXI Stream/FULL FPGA IP Core 適用于高帶寬讀寫、高速數(shù)據(jù)存儲(chǔ)、高擴(kuò)展的場(chǎng)景，如數(shù)據(jù)中心及云計(jì)算存儲(chǔ)、邊緣計(jì)算、AI智能、企業(yè)存儲(chǔ)、高速模擬數(shù)字信號(hào)數(shù)據(jù)采集存儲(chǔ) 、航空航天數(shù)據(jù)采集存儲(chǔ)、汽車及自動(dòng)駕數(shù)據(jù)采集存儲(chǔ)及仿真測(cè)試、汽車/醫(yī)療/工業(yè)測(cè)試設(shè)備、高速雷達(dá)/攝像頭數(shù)據(jù)采集存儲(chǔ)、以太網(wǎng) TCP/UDP 網(wǎng)絡(luò)數(shù)據(jù)包捕獲等領(lǐng)域。